利用PCIe CrossSync PHY测试PCIE电源管理L1子状态的功耗

电源管理是 PCI Express的关键考虑因素，PCIe 指定L1为低功耗状态，当链路处于 L1 时，两个方向都没有数据传输，因此处于 L1 状态的 PCIe 设备比处于活动 L0 状态时的功耗更小。

L1子状态（分为L1.1 和 L1.2，同时最初的 L1 命名为 L1.0）提供比 L1 更深的节能效果，这对于笔记本电脑、平板电脑和其他电池供电的设备来说尤其重要。设计人员必须测量低功耗状态下的功耗，以评估权衡并优化性能。

单独使用协议分析仪或示波器很难完成这样的测量，协议分析仪可以触发事件序列并进行很长时间的数据捕获，但它们无法捕获模拟事件。示波器可以捕获模拟事件，但采集时间很短，很难与协议事件相关联。

幸运的是，这两种仪器可以很好地相互补充，以检查由更高层协议触发的事件，这些事件会对物理层产生影响，如 L1 子状态。力科PCIECrossSync PHY软件可同步两台仪器的触发、采集和分析，以提供完整的链路可见性。

本文将介绍如何根据数据链路层或物理层逻辑子块中的逻辑状态以及物理层电气子块中的相应波形对L1 子状态执行功耗测量。

L1子状态概述

L1可由两种机制进入，ASPM或PCI PM电源管理，设备会在其配置空间中指示其对 L1 子状态和进入机制的支持，并将利用时钟请求信号（CLKREQ#，低电平时有=效）退出和进入L1子状态。

PCIe协议栈中的数据链路层负责链路管理任务，例如流量控制信用积分的初始化，当链路在 L0 状态下运行时更新流量控制信用积分，以及使用ACK和NAK机制以确保数据包在整个链路上保持完整性。数据链路层还管理进入L1及其子状态以进行低功耗操作的请求。

测量L1子状态的功耗

要进行 L1 子状态功耗测量，需要使用力科Summit T54 等PCIe协议分析仪以及力科WaveMaster 8Zi-B等示波器。此外，信号采集卡监控被测设备之间的通信，并向协议分析仪和示波器提供数据。

使用PCIE CrossSynch PHY进行 L1 子状态功耗测量的测试设置如下。

我们想要测量设备在每种状态下的功耗：在 L0 期间（进入低功耗状态之前）；在低功耗子状态期间；当它从低功耗子状态唤醒返回L0时。我们将查看时序图上显示的这三个不同部分，并测量设备的功耗，这需用到与时序测量不同的设置。

设置触发和采集

示波器设置采集四个信号：C2 是高速 PCIe 上行数据和 C3 是下行数据，以及 C1 和 C4 上的电压轨和电流信号。可以以较低的采样率（我们使用 10 GS/s）设置相当长的采集时基，因为我们主要关心 C1 和 C4 上的功率信号。

设置协议分析仪为在时钟请求高电平低功耗状态开始时触发示波器。

探测和计算函数设置

功耗测量的探测设置与时序测量的探测设置略有不同，我们使用高带宽差分探头探测Lane0的上游数据和Lane 0的下游数据（C2 和 C3），因此至少可以看到一个高速通道上的活动。

我们还通过 CrossSync PHY 信号采集卡探测电源轨电压，可以探测设备的 3.3 V 电源轨（我们在C1上使用了力科RP4030 有源电压轨探头），串联的分流器支持电流测量 (C4)，能够实时查看电源轨电压和电流。

请注意，尽管是从信号采集卡对其进行探测，但该设备不是由信号采集卡供电的，它仍然是从主机中汲取能量，使我们能够进行一些动态功率分析。

我们设置了一个示波器函数波形 (F2) 来计算功耗，即测得的电源轨电压乘以测得的电源轨电流 (C1*C4)。

测量功耗

第一个功率测量是在设备进入L1之前的 L0 状态下进行的。数学函数将 C1 乘以 C4 以计算 CLKREQ# 进入高电平之前 L0 状态下的功耗。在我们的示例中，该值为 2.144 W。

进入 L1.2 （持续大约 16 ms ），上行和下行信号处于电气空闲状态，功耗降至 200 mW 以下 - 功耗已降低超过 10 倍。

当链路退出L1.2时，下游端口变为活动状态，而上游端口保持空闲，这时的功耗约为 0.5W。

当链路完全恢复到活动状态，上游和下游端口都处于活动状态时，功耗上升到 2.352W。

总结

L1 子状态可以使 PCIe 链路上节省相当大的功耗。示波器、协议分析仪、信号采集卡和用于 PCIe 软件的 CrossSync PHY 的组合提供了一种有效的方法，可以导航到链路操作中的任何点以进行功耗测量，以及分析电压轨电压下降和其他电源完整性问题。

本文摘自：力科公众号

免责声明 | 部分素材源自网络，转载仅作为行业分享交流，不代表本论坛观点，版权归原作者所有。如涉侵权，请联系我们处理。另外，如若转载本文，请标明出处。